hfd back annotation connects the em model
(either in the s-parameter form of nport，/a pbm model)
back to the rc extracted view， automatically
? user can launch cadence ade with hierarchical
editor (hed) to point the cell view to the back
annotated (hfd) view， in the test case， it is
“calibre_peakview”
? perform spectre simulation to check the circuit
performance
? for this test case design， the following circuit
performance parameter is checked
t-coil 已經-的提升了工作帶寬， 不過如果結合其他技術還能再次進行帶寬提升。因
為對于二階傳遞函數的 t-coil， 其輸入阻抗是恒定的， 所以能隨意在前端輸入路徑上加串聯
電感， 這種用法在下面兩種情況下非常有用， 能再次提升帶寬。
情況一： 如果一個 mos 電路包含很多個放大 mos 管， 則電路輸出往往有一個很大的輸
出電容c1。
情況二： 對于 esd 保護電路， 其輸入網絡必須含有一個大的 esd 電容。
在這兩種情況下，由于大電容存在，在所有頻帶中，可能前端輸出阻抗向后看不到 t-coil
的恒定輸入阻抗，造成無法在寬帶內完全匹配情況，增益平坦度差，工作帶寬變小。
可以串接一個電感 ls， 進行阻抗匹配轉換， 認為是感抗和容抗進行抵消， 讓匹配設計中
不受之前大電容影響。
ic設計中，高頻、---號傳送已逐漸使用差分布線，希望利用差分線優勢來減小共模干擾、減小emi輻射，提升時序控制精度，適用于高頻領域等。
差分線設計時，往往對差分線間距，線長，屏蔽地間距，介質環境，布線所在層不能正確把握，導致差分線設計心中沒底，通過差分線設計方法，pll設計，幫助項目提升差分線設計能力。
1 差分對兩線長度差---對信號時延，對emi問題的影響分析；
2 差分對是否需要屏蔽地提供回流路徑分析，屏蔽地如何進行合理布局；
3 差分阻抗、差模阻抗公式計算，以及和結果的定性比對；
4 差分對線間距對差分阻抗的影響分析；
5 差分對線長和線間距對信號影響的比對分析，在設計中如果二者沖突時，應如何取舍；
6 差分對兩條走線間距縮小對emi屏蔽效果的影響，分析是否間距越小越好，是否有其他方式可以進行emi屏蔽；
登錄后臺
